HCSL驅(qū)動器選項僅在某些SiTime差分晶振系列中可用.HCSL輸出結(jié)構(gòu)(見圖1和圖3)由14毫安開關(guān)電流源驅(qū)動,通常通過50Ω電阻接地.如圖2所示,標(biāo)稱信號擺幅為700毫伏.輸出端的開漏晶體管在幾千歐姆范圍內(nèi)具有相當(dāng)高的阻抗.從交流角度來看,輸出晶體管阻抗與50Ω負(fù)載電阻并聯(lián),導(dǎo)致等效電阻非常接近50ω.由于該接口中使用的走線具有50Ω的特性阻抗,負(fù)載反射的任何信號都將在源端被吸收.通常,兩個小電阻R1和R2(見圖2)與高阻抗驅(qū)動器串聯(lián)放置.它們通過減緩輸出電流的快速上升起到過沖限制器的作用,對源阻抗匹配沒有影響.SiTime推薦這些電阻使用33Ω電阻.

圖1:HCSL驅(qū)動器輸出結(jié)構(gòu)

圖2:HCSL接口終端

5.用LVPECL振蕩器驅(qū)動HCSL接收機(jī)
典型的HCSL接口使用電流模式驅(qū)動器,在源端使用50Ω至GND端接,在接收器端不使用端接.此外,對于HCSL輸出驅(qū)動器,LVPECL差分晶振驅(qū)動器可用于驅(qū)動HCSL輸入.圖3顯示了驅(qū)動帶LVPECL輸出的HCSL接收機(jī)的推薦端接原理圖.為了滿足HCSL接收機(jī)要求的750毫伏的VOH電平和0V的VOL電平,它采用交流耦合電容來分離源和負(fù)載偏置電壓.
負(fù)載側(cè)的戴維寧等效端接也在接收器輸入端設(shè)置適當(dāng)?shù)墓材ｋ妷?電阻BR為LVPECL驅(qū)動器提供適當(dāng)?shù)腄C偏置.對于2.5V和3.3V工作電壓,推薦的端接網(wǎng)絡(luò)元件值如圖3所示.

圖3:LVPECL至HCSL接口6利用LVPECL振蕩器驅(qū)動共模抑制接收機(jī)

大多數(shù)SiTime差分振蕩器沒有CML輸出選項,但它們可以使用LVPECL驅(qū)動器驅(qū)動CML接收器.在這種情況下,端接原理圖必須確保接收器輸入端的單端電壓擺幅為400毫伏,VDD共模電壓為200毫伏[2】.圖4顯示了驅(qū)動帶LVPECL輸出的CML接收器的推薦端接原理圖.由于LVPECL和CML共模電壓之間的巨大差異,DC電流隔離需要耦合電容.電阻RB用于LVPECL差分晶體驅(qū)動器的適當(dāng)偏置.接收器端的戴維寧等效端接設(shè)置適當(dāng)?shù)钠秒妷?并與RB電阻一起確保適當(dāng)?shù)男盘枖[幅.

圖4:LVPECL至CML接口

7個自偏置差分輸入
許多差分接收機(jī)具有片內(nèi)DC偏置電路和/或終端網(wǎng)絡(luò).在這種情況下,振蕩器輸出應(yīng)該交流耦合.如果需要外部偏置,應(yīng)根據(jù)接收器器件的數(shù)據(jù)表進(jìn)行設(shè)計.
LVDS或LVPECL振蕩器可用于驅(qū)動自偏置差分輸入.LVDS輸出晶振需要更少的無源元件和更低的運行功率.如果700毫伏的LVDS擺幅對接收機(jī)來說足夠了,最好使用LVDS振蕩器.圖5顯示了LVDS振蕩器與自偏置差分接收器的接口.

圖5:帶有內(nèi)部端接和偏置的LVDS驅(qū)動器與自偏置差分接收器的連接

LVPECL輸出可以在接收器上產(chǎn)生高達(dá)1.6V的差分晶振擺幅.圖6顯示了LVPECL振蕩器與自偏置差分接收器的連接示意圖.電阻RS在負(fù)載端產(chǎn)生一個分壓器.接收器輸入端的電壓擺幅可以通過選擇RS值來設(shè)置.RB為LVPECL驅(qū)動器提供DC偏置電流,其值可以從等式1計算.請注意,接收器將看到有效端接電阻值為RS+50Ω.

圖6:LVPECL驅(qū)動器與帶內(nèi)部端接和偏置的自偏置差分接收器的連接.

為了保持信號的完整性,遙感器和銣應(yīng)放置在傳輸線之前,盡可能靠近石英晶體振蕩器.負(fù)載端終端網(wǎng)絡(luò)應(yīng)盡可能靠近接收器輸入端.

正在載入評論數(shù)據(jù)...

上一篇：溫補晶振可以通過兩種方式完成溫度補償

下一篇：石英晶體振蕩器沖擊和振動情況下的表現(xiàn)

此文關(guān)鍵字： LVDS振蕩器 SiTime差分振蕩器

国产日韩欧美,久久精品亚洲欧美日韩,色综合久久中文字幕无码,影音先锋av在线资源库,红楼梦淫史,日本公妇里乱片A片在线播放保姆,2022色婷婷综合久久久,性做爰过程免费视频,WWW国产亚洲精品久久

歡迎光臨：康比電子有限公司

資訊中心

企業(yè)博客

差分晶振HCSL驅(qū)動器輸出結(jié)構(gòu)

相關(guān)資訊

姓名：
郵箱：
正文：